係指透過使用多層內導線結構，將數個晶片整合到封裝體中，實現高密度封裝製程，達到產品高效能且體積小的要求。
最早的扇出型封裝是英飛淩在2004年提出的，被稱為扇出型晶圓級封裝（Fan-Out Wafer Level Packaging, FOWLP），在2009年開始量產。但是，FOWLP只被應用在手機基頻晶片上，很快就達到了市場飽和。直到2016年，台積電在FOWLP基礎上開發了整合扇出型（Integrated Fan-Out, InFO）封裝，用於蘋果iPhone 7系列手機的A10應用處理器，讓半導體產業加緊開發FOWLP。
FOPLP延伸自FOWLP，同樣有I/O密度高且設計較薄特點。兩者英文縮寫只差在「P」（Panel）與「W」（Wafer），面板與晶圓一字之差，影響體現於尺寸與利用率。
扇出型封裝有兩大技術分支：晶圓級扇出型 (Fan-out Wafer Level Packaging，FOWLP) 和面板級扇出型技術(Fan-out Panel Level Packaging, FOPLP)。
FOPLP技術的雛形是嵌入基板式的封裝，將一些無源器件或功率器件嵌入在基板裡面進行RDL互連，形成一個小型化的解決方案。相比FOWLP，FOPLP的封裝尺寸更大，成本更低，很快就成為封裝領域的研發熱點。FOWLP擅長於CPU、GPU、FPGA等大型晶片，FOPLP則以APE、PMIC、功率器件等為主。
FOPLP可被認為是一種從晶圓和條帶級向更大尺寸面板級轉換的方案。和FOWLP技術相同，FOPLP 技術可以將封裝前後段制程整合進行，可以將其視為一次的封裝製程。
以成本來說，FOPLP在較大的面板上進行封裝，相比於晶圓級封裝其效率大大提高，因此可以提高封裝的效率，降低封裝的成本。
扇出型面板級封裝技術
資料來源：經濟部
