System in Package (系統級封裝、系統構裝、SiP) 是基於SoC所發展出來的種封装技術，根據Amkor對SiP定義為「在一IC包裝體中，包含多個晶片或一晶片，加上被動元件、電容、電阻、連接器、天線…等任一元件以上之封裝，即視為SiP」，也就是說在一個封裝內不僅可以組裝多個晶片，還可以將包含上述不同類型的器件和電路晶片疊在一起，構建成更為複雜的、完整的系統。
SiP包括了多晶片模組(Multi-chip Module；MCM)技術、多晶片封裝(Multi-chip Package；MCP)技術、晶片堆疊(Stack Die)、PoP (Package on Package)、PiP (Package in Package)，以及將主/被動元件內埋於基板(Embedded Substrate)等技術。以結構外觀來說，MCM屬於二維的2D構裝，而MCP、Stack Die、PoP、PiP等則屬於立體的3D構裝；由於3D更能符合小型化、高效能等需求，因而在近年來備受業界青睞。
SiP封裝中互連技術 (Interconnection) 多以打線接合 (Wire Bonding) 為主，少部分還採用覆晶技術 (Flip Chip)，或是 Flip Chip 搭配 Wire Bonding 作為與 Substrate (IC載板) 間的互連。但以Stack Die (堆疊晶片) 為例，上層的晶片仍需藉由Wire Bonding來連接，當堆疊的晶片數增加，越上層的晶片所需的Wire Bonding長度則將越長，也因此影響了整個系統的效能；而為了保留打線空間的考量，晶片與晶片間則需適度的插入Interposer，造成封裝厚度的增加。
隨著SoC製程技術從微米(Micrometer)邁進奈米的快速演進，單一晶片內所能容納的電晶體數目將愈來愈多，同時提升SoC的整合能力，並滿足系統產品對低功耗、低成本及高效能之要求。但是當半導體製程進入奈米世代後，SoC所面臨的各種問題，也愈來愈難以解決，如製程微縮的技術瓶頸及成本愈來愈大、SoC晶片開發的成本與時間快速攀升、異質(Heterogeneous)整合困難度快速提高、產品生命週期變短，及時上市的壓力變大，使SiP技術有發展的機會。
SiP具有包括微型化、可異質整合(Heterogeneous Integration)、可降低系統板成本、可縮短產品上市時間，以及可提升產品效能等優點。一般而言SiP的優點有：
（1）封裝效率大大提高，SiP技術在同一封裝體內加多個晶片，大大減少了封裝體積。兩晶片加使面積比增加到170%，三晶片裝可使面積比增至250%。
（2）由於SiP不同於SOC無需版圖級佈局佈線，從而減少了設計、驗證和調試的複雜性和縮短了系統實現的時間。即使需要局部改動設計，也比SOC要簡單容易得多。大幅度的縮短產品上市場的時間。
（3）SiP實現了以不同的工藝、材料製作的晶片封裝可形成一個系統，實現嵌入集成無源元件的夢幻組合。
（4）降低系統成本。比如一個專用的集成電路系統，採用SiP技術可比SOC節省更多的系統設計和生產費用。
（5）SiP技術可以使多個封裝合二為一，可使總的焊點大為減少，也可以顯著減小封裝體積、重量，縮短元件的連接路線，從而使電性能得以提高。
（6）SiP採用一個封裝體實現了一個系統目標產品的全部互連以及功能和性能參數，可同時利用引線鍵合與倒裝焊互連以及其他IC芯片直接內連技術。
（7）SiP可提供低功耗和低噪音的系統級連接，在較高的頻率下工作可獲得幾乎與SOC相等的匯流排寬度。
（8）SiP具有良好的抗機械和化學腐蝕的能力以及高的可靠性。
（9）與傳統的晶片封裝不同，SiP不僅可以處理數字系統，還可以應用於光通信、傳感器以及微機電MEMS等領域。
SiP缺點是在速度、頻寬與功耗等效能上仍略遜於SoC，其主要的原因在於晶片與晶片的金屬連接會有額外的阻抗而造成速度延遲，另外各個晶片又有各自獨立的電源需求，不易省電。
以智慧型手機而言，要有整合性功能、易於連網、輕薄短小方便攜帶等需求，轉化成對IC的要求，如IC內要以更先進製程整合更多功能；擁有多核心以達較快速度、較高頻寬，但輸入/輸出數變多，降低耗電與減少熱源；封裝要輕薄短小，驅動電壓變低、耗電量低；矽智財(IP)或模組可重複使用，產品上市時間要快。對以上需求，SiP僅能滿足某種程度的需求，因此同樣以SiP堆疊的方式，將原本的平面IC往立體發展的矽穿孔(TSV)技術就應運而生。
