聯發科推共封裝光學ASIC設計平台 攻次世代AI/HPC

MoneyDJ新聞 2024-03-21 07:20:11 記者 新聞中心 報導

聯發科展示的異質整合共封裝光學元件(Co-Package Optics，即 CPO)採用112Gbps長距離SerDes(112G LR SerDes)和光學模組，較目前市面上其他方案可進一步縮減電路板面積、降低裝置成本、增加頻寬密度，並降低系統功耗達50%之多。此外，Ranovus公司的Odin光學引擎提供內建及外接的雷射光學模組，以因應不同的應用情境。

聯發科表示，憑藉在3奈米先進製程、2.5D和3D先進封裝技術的能力再加上在散熱管理，產品可靠性，以及光學領域的豐富經驗，旗下新世代客製化晶片設計平台能提供客戶在高效能運算(HPC)、人工智慧(AI)、機器學習(ML)和資料中心網路的最新技術。

聯發科資深副總經理游人傑表示，生成式AI的崛起不僅帶動了記憶體頻寬和容量提升的需求，對傳輸介面的密度和速度的需求也急遽增加。掌握最新的光電介面整合技術，讓聯發科技能為資料中心提供最先進、最有彈性的客製化晶片解決方案。

聯發科指出，旗下ASIC設計平台涵蓋從設計到生產過程所需，完整解決方案提供業界最新技術，如裸晶對裸晶介面、封裝技術(InFO，CoWoS，Hybrid CoWoS等)、高速傳輸介面(PCIe，HBM)、熱力學與機構設計整合等，以滿足客戶最嚴苛的需求。

聯發科將於3月26日至28日在聖地牙哥舉辦的OFC 2024大會上，展出與Ranovus合作的嶄新CPO解決方案，瞄準人工智慧、機器學習和高效能運算市場。