日月光與台積電研發成功通過0.13微米銅製程低介電常數之焊線與覆晶封裝認證
精實新聞 2003-04-16 15:16:00 記者 蔡淑瑤 報導 公開資訊觀測站重大訊息公告
(2311)日月光-日月光與台積電合作研發成功通過0.13微米銅製程低介電常數之焊線與覆晶封裝認證
1.事實發生日:92/04/16
2.發生緣由:全球半導體封裝測試大廠日月光半導體（TAIEX: 2311, NYSE: ASX），今日宣佈，與台灣積體電路公司(台積電)成功開發0.13微米銅製程低介電常數（Low-K Dielectric, k=2.9）為介電層材料之焊線封裝及覆晶封裝技術，並順利完成台積電0.13微米銅製程低介電常數晶片所採用之高效能焊線封裝BGA及覆晶封裝FCBGA之認證程序。
高速和低耗電量是決定晶片效能的重要因素，當晶線(chip wires)絕緣介質的介電常數值越低，電子訊號的傳遞速度則越快，而晶片的耗電量相應越低。因此，運用低介電常數的介電材料取代傳統的二氧化矽，不僅能夠使電子訊號更快速通過晶片內的互連點，加上以銅材料作互連結具備的低阻抗特性，更能顯著提昇IC的整體效能。
然而，與傳統的二氧化矽比較，低介電常數材料較脆弱且承受應力的能力較低，因此為晶片的封裝製程帶來很多挑戰，而日月光為尋求技術上的突破與精湛，經過研發團隊的努力與不斷測試，不但達成優良的可靠度，並憑著其嚴格的品質要求與可靠度之測試方法，成功完成封裝尺寸高達37.5mm x 37.5mm的高效能焊線封裝BGA及覆晶封裝FCBGA之認證。
日月光先進科技副總經理唐和明表示：「這次與台積電共同研發成功，不但是雙方在高階製程技術上的一大突破，更象徵日月光邁入另一個重要的里程碑，因為我們採用先進製程技術成功克服銅製程低介電常數晶圓在封裝處理上的困難。藉由覆晶封裝技術，銅製程低介電常數晶片的I/O焊墊可以分佈在整個晶片表面，提供最佳的電路路徑並減少訊號電感效應，進一步強化銅製程低介電常數晶片的效能。」
台積電行銷副總經理胡正大表示：「台積電在0.13微米製程科技上始終位居領導地位。透過低介電常數材質的製程，我們將協助客戶做到增加晶片效能的同時，並有效降低其耗電量。這次台積電為這個新的製程成功認證日月光的焊線封裝和覆晶封裝模式，讓我們能夠為希望藉由低介電常數材質製程來提昇晶片的傳輸速度和耗電量的客戶，提供一個從晶片到元件的完整解決方案。」
日月光研發副總李俊哲表示：「台積電在8吋和12吋的銅製程低介電常數晶圓應用上，一直是業界的翹楚。而這項先進的半導體製程將快速進入量產階段，透過這項製程技術，將更強化的晶片效能、速度和降低晶片的耗電量。此外，日月光一直秉持半導體製造服務的領導廠商，我們不斷與客戶和合作伙伴積極研發先進製程技術，為新一代晶片提供最佳的封裝與測試服務。」
此外，日月光研發團隊也正針對台積電的8吋和12吋銅製程低介電常數晶圓開發廣泛的封裝服務，包括焊線封裝和覆晶封裝。日月光目前也為其12吋銅製程低介電常數晶圓的凸塊技術進行認證工作，以擴大日月光一元化封裝測試之服務範疇，並持續建立領先其他競爭對手的高階封測競爭優勢。
3.因應措施:無
4.其他應敘明事項:無
|
|
|
|
