精實新聞 2013-01-16 18:16:17 記者 王彤勻 報導
IEK今(16日)舉辦2013年ICT產業關鍵議題論壇，IEK產業經濟與趨勢研究中心副主任鍾俊元(見附圖)指出，今年的重要趨勢之一，就是Memory Cube(記憶體的同質堆疊)，將啟動3D IC行動應用的市場需求。而IEK也預估，台積電將於2013年推出3D IC堆疊式TSV技術服務。
鍾俊元分析，國際晶片大廠如Intel、Qualcomm、Samsung、台積電(2330)及工研院電光所，都已積極投入3D-IC相關技術開發，以滿足下一代高階智慧手持裝置輕薄短小、高效能、低功耗等需求。而台積電已提出2.5D IC結構的CoWoS(Chip on Wafer on Substrate)整合生產技術，可提供一站式購足服務；另外，聯電(2303)也與下游封測廠共組一種開放式生態模式(Open Ecosystem Model)發展3D IC技術。DRAM(Wide I/O)3D堆疊技術、多核心處理器與DRAM控制器之架構整合技術將日趨成熟，例如Wide I/O DRAM TSV生產技術等，可見眾家半導體大廠都看好這個商機。
他分析，應用處理器內的多核CPU與多核GPU，雖可大幅提升運算效能與圖形處理能力，但伴隨而來的是需要更大的記憶體容量來儲存，而應用處理器與記憶體之間也需要更高的資料存取頻寬。若Mobile DRAM頻寬無法提升，則將成為應用處理器性能發展的限制，未來設計出大容量、低耗能並具備高存取頻寬介面的記憶體，已成為技術發展重要的選項。
鍾俊元進一步觀察，事實上，2010年3D IC就已應用於CIS、MEMS Sensor元件量產，2012年已採2.5D IC 28nm製程FPGA產品量產；如今Samsung與Micron力推應用於雲端伺服器之記憶體同質3D IC堆疊「Memory Cube」、應用處理器與記憶體3D IC堆疊等，可能於2013年進入量產；另邏輯GPU/CPU與Memory的2.5D IC整合，則可能將於2014年啟動。
他引述IEK根據應用處理器與記憶體之間頻寬的需求分析指出，2012年主流規格LPDDR2最大傳輸頻寬8.5GB/s，預估2013年傳輸頻寬須達12.8GB/s，2015年下世代Wide I/O傳輸頻寬須達25.8GB/s。未來若無法滿足此一高存取頻寬要求，將直接影響到應用處理器與記憶體之間資料傳輸速度；也因此IEK預估，2013年LPDDR3 Wide I/O傳輸頻寬需求殷切，亟待3D IC異質整合技術，其中TSV將是重要的技術主流，而智慧型手機也將成為TSV終端應用中需求最暢旺的一個族群。
他表示，根據IEK預估的數據，2013年全球採用3D TSV技術的晶圓片數(以12吋約當晶圓計)達135萬片，2015年達395萬片，2017年則將成長至960萬片，其中2017年3D TSV技術應用產品中，智慧手機占43%、Tablet占13%、雲端伺服器約6%。
