MoneyDJ新聞 2021-11-04 15:37:25 記者 新聞中心 報導
西門子今(4)日表示，西門子數位化工業軟體近日在台積電2021開放創新平台 (Online Open Innovation Platform，OIP) 生態系統論壇中宣布與台積電(2330)合作帶來一系列的新產品認證，雙方在雲端支援IC設計以及台積電的全系列3D矽晶堆疊及先進封裝技術3DFabric方面，已經達成關鍵的里程碑。
西門子有多項EDA產品最近通過了台積電的N3與N4製程認證，包括Calibre nmPlatform，西門子領先的IC Sign-off實體驗證解決方案；以及Analog FastSPICE平台，可針對奈米級類比、無線射頻(RF)、混合式訊號、記憶體與客製化數位電路，提供最先進的電路驗證功能；此外，西門子也與台積電密切合作，推動西門子Aprisa佈局與繞線解決方案獲得先進製程認證，以協助雙方的共同客戶在晶圓代工廠的最先進製程上，順利且快速地取得矽晶設計的成功。
西門子IC EDA執行副總裁Joe Sawicki表示，台積電持續開發創新的矽製程，支援雙方共同客戶創造全球最先進的IC產品，公司很榮幸能與台積電長期合作，持續提供推動改變的技術，支援共同客戶更快將創新IC推進市場。
西門子指出，公司對台積電最新製程的支援承諾更延伸至台積電3DFabric 技術；目前，西門子已成功滿足台積電3DFabric 設計流程的設計要求。在鑒定流程中，西門子改進了其Xpedition Package Designer (xPD)工具，以支援使用自動化避免與矯正功能處理整合式扇出型晶圓級封裝(InFO)設計規則；此外，Calibre 3DSTACK、DRC和LVS也獲得了台積電最新的3Dfabric科技(包括InFO、CoWoS和TSMC-SoIC)的支持與認證；對客戶而言，這些支援3DFabric的解決方案可助其縮短設計與Signoff週期，並減少手動介入相關的錯誤。
同時，西門子也與台積電合作，針對台積電的3D 矽晶堆疊架構開發「可測試性設計」(DFT) 流程，西門子的Tessent軟體可提供採用階層架構式 DFT、SSN (Streaming Scan Network)、改善的 TAP(測試存取埠)與 IEEE 1687 IJTAG(內部聯合測試工作群組)網路技術的先進 DFT 解決方案，這些技術都符合IEEE 1838標準；Tessent解決方案具備擴充性、靈活性與易用性，可協助客戶最佳化IC測試技術相關的資源。
台積電設計基礎架構管理部副總裁Suk Lee，西門子在支援台積最先進的技術方面，提供了眾多功能與解決方案，這些行動不斷提升西門子對於台積電OIP生態系統的價值；公司期盼與西門子加強合作，透過結合其先進的電子設計自動化技術與台積電最新製程與3DFabric技術，協助雙方共同客戶加速矽晶產品的創新。
西門子表示，公司與台積電近期亦攜手協助一家全球領先的IC設計公司使用Calibre工具在領先的雲端運算環境中大幅提升效能及擴充能力；Calibre針對雲端環境將最新設定、deck與引擎等多項技術進行最佳化，協助共同客戶縮短晶片製造時間並加快上市速度。
