創意擴增28nm晶片驗證IP，採台積電HPM製程

精實新聞 2012-12-03 11:58:37 記者 王彤勻 報導

創意(3443)今(3)日宣布，在28nm晶片驗證IP陣容中新增DDR3-2133/LPDDR2複合PHY與Controller IP。而創意全新的複合式IP將使用台積電(2330)的28nm HPM製程，提供PHY、控制器與DDR系統完整的解決方案。

創意指出，新的IP面積比功能類似的40nm IP小20%，十分適用於需要高頻寬 DDR3-2133、並以台積電的28nm HPM先進製程技術為目標的設計。

創意總經理賴俊豪表示，考慮到昂貴的28nm開發成本，設計人員無不尋求將更多功能塞進最小的面積的可能性，而創意這個全新的PHY與控制器複合式 IP，不但滿足上述需求，也同時能讓客戶使用台積電最先進的製程技術。

他也強調，提供彈性客製化IC服務(Flexible ASIC Services)的關鍵在於能否提供SoC整合，特別是對於開發65nm以下先進製程技術晶片的設計人員而言，如今不但可以取得創意的高效能自有與第三方IP陣容，現在並可擴及於全新的28nm DDR3-2133/LPDDR2複合式IP。

創意表示，創意的自有IP涵蓋高速 SerDes、DDR、資料轉換器、JPEG及NAND快閃記憶體控制器，而創意的IP結合了絕佳彈性與效能，能夠實現高價值和高效能SoC。當現成IP無法滿足客戶需求時，創意則會進行積體電路的客製化，以滿足功能、功耗與面積的要求。